将AI应用于复杂任务，其已能掌握许多此前被认为仅专家可及的技能。如今，AI开始承担驱动AI芯片设计的部分工作，这远超简单优化范畴。但这带来潜在的高成本风险：若AI生成的设计侵犯专利并流入生产线，导致成千上万颗芯片违规，后果不堪设想。佛罗里达大学电气与计算机工程教授Domenec Forte及剑桥大学计算机工程教授Simon Moore等专家指出，这一迫在眉睫的问题可能广泛影响AI芯片设计市场。
本周，Synopsys宣布推出AgentEngineer工具套件，旨在执行可验证和实施芯片的长期任务，以及规划模拟设计和制造。该公司表示，目前已有超过50个客户项目正在进行，并计划在今年年底前提供通用版本技术。
Synopsys并非孤例。竞争对手Cognichip称，其ACI平台可生成规范和RTL（寄存器传输级代码），并自动产生验证计划和测试台。在中国，Empyrean Technology近期声称，其AI代理将一项电路布局任务的耗时从四周缩短至一周。大型AI实验室也加入其中：OpenAI表示，其模型协助公司和博通在九个月内完成了首款定制推理芯片Jalapeño从初始设计到流片的全过程。
AI“抄袭”难题
这一趋势给芯片设计行业带来双重挑战：既关乎行业增长势头，也触及AI能否取代人类创造力的核心。该行业高度依赖知识产权，当AI设计出他人已拥有的内容时，法律后果尚不明确。企业通常不会从头设计每个组件，而是授权处理器架构、控制器和内存技术。仅Arm一家在2026财年就创收近50亿美元，约半数来自许可及其他收入，另一半来自版税。Synopsys也通过销售大量“经过硅验证”的IP组合获利。
然而，AI使模块创建更便捷，却也令来源追溯更困难。“它主要放大了现有问题，”Forte在书面评论中表示。他指出，AI可能在无人察觉的情况下，将抄袭设计或侵权专利扩散至成千上万颗芯片中。
这种抄袭并非直接复制Arm核心或专有RTL，而是AI吸收海量学术论文和专利文献后构建出相似设计。在功率、性能、物理空间及强制标准的多重约束下，可行设计方案有限，AI极易无意中复刻他人成果。“即使是加法电路，也借鉴了详尽记录的教科书设计，”Forte称，“若要求最快方案，你很可能会得到已发布的设计。”
这引发了可追溯性危机。人类工程师通常能记录并解释灵感来源及授权IP，而AI缺乏同等透明度。Forte指出，现有工具虽能识别相似副本，但设计经重写或综合工具处理后，实现方式改变而底层功能不变，难以检测。他建议IP所有者将加密设计存入共享存储库，供受信任代理检查重叠，而非依赖易被伪造的水印。此外，IEEE 1735等国际标准需进一步定义AI代理在EDA工具内的访问、保留和学习权限。
行业的过度谨慎
尽管存在混乱和潜在剽窃风险，半导体行业对新技术的应用异常谨慎。软件可打补丁，但硅芯片一旦制造便无法更改。“一旦发货，你就无法改变晶体管，”Moore在接受采访时强调。
Moore估计，验证工作已占许多芯片出货努力的一半以上。成熟工具可评估AI生成测试是否提升覆盖率，让AI大规模测试、探测故障点并检查结果已是行业共识。然而，允许AI做出难以逆转的架构决策，仍是大多数制造商划定的红线。
这种谨慎也解释了为何授权IP能在AI生成内容的冲击下幸存。从Arm、Synopsys等成熟供应商购买模块，不仅获得公司历史背书，更包含通过验证和标准合规的保证。
AI是否会减少对授权IP的依赖？“对于常规构建模块，可能是肯定的，”Forte表示，“但授权IP模块的价值不止于设计文件。”若工程师需频繁核查设计有效性、来源及权属，可追溯性将成为半导体公司愿意付费的关键属性。“我会把AI设计师视为才华横溢的新员工，”Forte总结道，“速度快且有才华，但它生产的一切都要经过检查。”