8月底，Architect Labs声称设计出一款几乎完全由人工智能开发的芯片，号称行业首创。当前，AI已深入半导体开发的布局、布线及验证等环节。生成式AI不仅能协助工程师处理RTL代码，新兴的智能体系统更能操作电子设计自动化（EDA）工具，自主分析结果、识别问题并迭代设计，对人工依赖度持续降低。不过，人类工程师仍掌控着定义架构及决定芯片功能原理等根本性设计决策。
这形成了一种独特的反馈循环：当今AI模型运行在人类主导设计的处理器上，而这些模型反过来助力设计更强大的下一代硬件。随着EDA厂商和半导体公司将更多流程控制权移交AI，行业正从“人类使用AI工具”向“AI系统参与设计其继任者硬件”转变。
AI介入芯片开发的演进之路
Cadence、Synopsys、Siemens EDA三大EDA巨头以及Ansys，均在2020年代初推出了增强AI功能的工具版本，早于生成式AI的全球爆发。第一代工具主要利用机器学习和强化学习解决既定优化问题，在工程师定义的约束和目标下，探索多种方案以优化功耗、性能和面积（PPA），并缩短开发周期。这类工具能从历史数据中学习，减少迭代次数，但自主性有限，整体流程仍由人类控制。
新一代工具则野心更大。生成式AI可编写或修改RTL及验证代码，提出修复建议；智能体系统能在极少人工干预下，串联多个EDA工具执行工程任务，自动循环仿真与评估直至达标。AI的角色正从优化单一环节，转向自动化部分芯片开发工作流。
从辅助优化到架构探索
2023年至2024年间，Cadence和Synopsys均宣布已完成数百个基于其AI工具的芯片设计。然而，科技巨头们对AI的应用深度各不相同。
Google的做法相对保守，其AlphaChip主要利用强化学习优化物理布局，并不发明整体架构。Google DeepMind透露，该工具已用于前三代TPU开发，当时其能力领先于通用EDA行业，但此后未再公开详细进展。
Nvidia则倾向于自动化传统硬件工程师的工作。其内部AI系统基于专有的RTL、文档及工程知识训练，这是商业EDA厂商无法获取的优势。尽管Nvidia将专有数据转化为AI训练燃料，推动了GPU、CPU及加速器的自动化设计，但仍明确区分了自动化与自主设计的界限。
OpenAI的Jalapeño芯片提供了更具说服力的硅片案例。OpenAI表示，AI直接参与了实现、设计空间探索、验证及算术电路优化，助推项目在九个月内从初始设计走向流片。数据显示，相比人类基线，AI辅助设计使BF16乘法器性能提升56%，FP4点积模块提升21%，FP32累加器提升10%，并显著缩小了矩阵和SIMD单元的占地面积。尽管AI未发明架构，但其在将架构转化为硅片过程中的优化作用显而易见。
相比之下，Architect Labs的Redwood芯片性质截然不同。在两名人类架构师定义规格后，该公司称其AI自主完成了逻辑生成、RTL编写、验证及固件生成，甚至协助了驱动程序等软件开发。Architect Labs明确表示，其系统能探索架构选择，属于机器学习协同设计。
Redwood在不到两周内完成“生产”，并能运行数十亿参数模型。但关键局限在于：它尚未流片，仅运行在FPGA上。其宣称比Nvidia Jetson Orin Nano高出3.4倍的每瓦性能优势，仅是基于三星8LPP工艺的预期设计数据。
结语
几年前，半导体开发中的AI主要作为优化工具，帮助工程师更好地实现人类设计。如今，AI已能生成RTL、验证设计、操作EDA工具甚至探索架构，尽管最终构建目标仍由人类定义。
我们离“机器设计机器”的目标更近了一步，但远未达到奇点。目前，芯片确实在协助设计它们的继任者，但尚未接近决定这些继任者“应该是什么”的程度。